Verilog 入門

1. Verilog とは何か？

# 2つの数を足す
a = 5
b = 3
print(a + b)  # 8

// 2つの数を足す回路
assign result = a + b;
// a か b が変わると
// result も即座に変わる

2. モジュール ― 回路の「箱」

Verilog の基本単位は module です。ICチップ（黒い四角いパーツ）をイメージすると分かりやすいです。入力ピンと出力ピンがある「箱」です。

    入力 a ─────┐
    入力 b ─────┤  AND ゲート（モジュール）  ├──── 出力 y
                └───────────────────────────┘

// ↓ モジュール名（ICチップの型番に相当）
module and_gate (
    input  a,     // ← 入力ピン a
    input  b,     // ← 入力ピン b
    output y      // ← 出力ピン y
);

    assign y = a & b;  // ← 回路の中身：AND演算

endmodule  // ← 箱の終わり

3. wire と reg ― 2種類の「信号線」

wire sum;
assign sum = a + b;
// a や b が変わると
// sum もすぐ変わる

reg [7:0] count;
always @(posedge clk)
    count <= count + 1;
// clk の立ち上がりごとに +1

4. 回路を書く 3 つの方法

assign y   = a & b;               // AND
assign sum = a + b;               // 加算
assign sel = (a > b) ? a : b;    // 三項演算子（MUX）

always @(posedge clk) begin
    if (rst)
        count <= 0;           // リセット
    else
        count <= count + 1; // インクリメント
end

always @(*) begin
    case (opcode)
        2'b00: result = a + b;  // ADD
        2'b01: result = a - b;  // SUB
        default: result = 0;
    endcase
end

5. 完全な例：1ビット全加算器

論理ゲートのページで学んだ全加算器（Full Adder）を Verilog で書いてみましょう。入力 a, b, cin → 出力 sum, cout を計算します。

module full_adder (
    input  a, b, cin,   // 3本の入力ピン
    output sum, cout   // 2本の出力ピン
);

    // sum = a XOR b XOR cin
    assign sum  = a ^ b ^ cin;

    // cout = (a AND b) OR (cin AND (a XOR b))
    assign cout = (a & b) | (cin & (a ^ b));

endmodule  // わずか 8 行で 1ビット全加算器が完成！

6. テストベンチ ― 設計を検証する

テストベンチ（Testbench）は「作った回路を試す実験台」です。実際のチップを作る前に、コンピュータ上でシミュレーションしてバグがないか確認します。

テストベンチ（左パネル）        設計（右パネル）
┌─────────────────────┐      ┌──────────────┐
│  a=0, b=0, cin=0    │─────▶│  full_adder  │──▶ sum=0, cout=0
│  a=1, b=1, cin=0    │      └──────────────┘
│  a=1, b=1, cin=1    │
└─────────────────────┘

module tb_full_adder;
    reg  a, b, cin;        // 操作する入力（reg で宣言）
    wire sum, cout;        // 観察する出力（wire で宣言）

    // 設計した full_adder を接続する
    full_adder uut (.a(a), .b(b), .cin(cin),
                    .sum(sum), .cout(cout));

    initial begin
        $dumpfile("dump.vcd");   // 波形ファイル出力
        $dumpvars(0, tb_full_adder);

        // パターン 1: 0+0+0 = 0
        a=0; b=0; cin=0; #10;
        $display("a=%b b=%b cin=%b → sum=%b cout=%b", a,b,cin,sum,cout);

        // パターン 2: 1+1+0 = 2（sum=0, cout=1）
        a=1; b=1; cin=0; #10;
        $display("a=%b b=%b cin=%b → sum=%b cout=%b", a,b,cin,sum,cout);

        $finish;
    end
endmodule

7. Verilog の実際の使い道

「Verilog で回路を書いたあと、どうなるの？」という疑問に答えましょう。
現実では大きく 2つの方向 に使われています。

8. 次のステップ：Verilog 演習

ここまでの知識で、演習2の課題に挑戦できます。8ビット加算器 → 減算器 → ALU → 小型CPUの順で取り組みましょう。